FPGA面试笔试专题——跨时钟域处理
跨时钟域处理时需要考虑两个方面:方面1：不同位宽，处理方式不同位宽为1，可以采用寄存器打两拍的方式； 位宽为多位时，需要采用异步FIFO、转换为格雷码、握手等；异步FIFO：通过异步读写，以及空满标志实现了跨时钟数据同步。转换为格雷码：利用相邻格雷码仅一位改变的特性，实现跨时钟域数据同步。握手：在具体实现中，假设 req、ack、data 总线在初始化时都处于无效状态，发送域先把数据放入总线，随后发送有效的 req 信号给接收域。接收域在检测到有效的 req 信号后锁存数据总线，然后回送
