数字信号处理-03- FPGA常用运算模块-乘加器写在前面乘加器References
写在前面本文是本系列的第三篇，本文主要介绍FPGA常用运算模块-乘加器，xilinx提供了相关的IP以便于用户进行开发使用。乘加器乘加器核提供使用DSP片的乘加实现。它执行两个操作数的乘法，并将全精度乘积加(或减)到第三个操作数，执行P = C +/- A * B的操作。乘加器模块对有符号或无符号数据进行操作。该模块可以流水线化。支持二补符号和无符号操作。支持从1到52位无符号或2到53位有符号的乘数输入和从1到105位无符号或2到106位有符号的加减操作数输入。可选时钟启用和同步清除。乘加器I
