verilog符号 与或非 异或_Verilog运算符
按位取反(~)：1个多位操作数按位取反。例如：a=4'b1011，则~a的结果为4'b0100按位与(&)：2个多位操作数按位进行与运算，各位的结果按顺序组成一个新的多位数。例如：a=2'b10，b=2'b11，则a&b的结果为2'b10按位或(|)：2个多位操作数按位进行或运算，各位的结果按顺序组成一个新的多位数。例如：a=2'b10，b=2'b11，则a|b的结果为2'b11,...
