FPGA数字信号处理（七）级联型IIR滤波器Verilog设计IIR滤波器FPGA设计Verilog HDL设计仿真与工程下载
该篇是FPGA数字信号处理的第七篇，上一篇介绍了直接型IIR滤波器的原理，详细介绍使用Verilog HDL设计直接型IIR滤波器的方法。本文会介绍如何用Verilog HDL设计级联型IIR滤波器。级联型IIR计算速度快，占用资源少，比起直接型更为常用。 IIR滤波器将IIR滤波器系统函数的分子分母进行因式分解（分解为实数和复共轭对），再将每一对共轭因子合并为实数二阶因子： ...
