杭电计算机组成原理课程设计-实验七-寄存器堆设计实验
寄存器堆实验实验原理实验内容模块功能说明模块逻辑引脚图寄存器堆模块代码REG模块测试用例REG-ALU测试用例实验结果记录 寄存器堆实验结果及分析ALU_REG运算器模块实验结果及分析探索与思考实验原理 32×32位的寄存器堆模块示意图如图所示，含有32个寄存器，每个寄存器32位。该寄存器堆具有A和B两个读端口，分别由 5 位的寄存器编号 R_Addr_A 和 R_Addr_B 来寻址 2 个寄存器，读出的数据则由 R_Data_A（32 位）和R_Data_B（32 位）输出。读访问时，没有
