南京邮电大学电工电子（数电）实验报告——二进制全加器 & 数据选择器 & 集成触发器一、设计二进制全加器二、数据选择器及应用三、集成触发器及应用
设计一个3bit可控延时电路，该电路有一个输入信号CP，一个串行输入信号F1，一个串行输出信号F2，F1和F2与CP同步，另有两个控制信号K1和K2。②3bit延时电路：运用D触发器实现，将F1置于触发器D端，在后续CP作用下，触发器Q端输出即为延迟一个时钟周期的F２，将３个D触发器级联，可实现３ｂｉｔ延时。③控制电路：利用四选一数据选择器在开关控制下依次选择F１，Q１，Q２，Q３到数据选择器的输出端即可。用M8_1E，画出F的卡诺图，降一维，实现电路。1、掌握常用译码器的工作原理与逻辑功能。.
