【Modelsim零基础入门】verilog仿真程序：1-bit A+B
↓ 第一个自己写的verilog程序以及对应的测试程序计算A+B源程序文件名称：simpleAdd.vmodule addTwo(sum,a,b) input a,b; output sum assign sum=a+b;end module测试程序文件名称：test.v`timescale 1ns/1ns`include "simpleAdd.v"module add...
