数字IC设计——用Verilog实现序列检测器（有限状态机FSM）
数字IC设计-FPGA——用Verilog实现序列检测器（有限状态机）序列检测器：有“101”序列输入时输出为1，其他输入情况下，输出为0。画出状态转移图，并用Verilog描述。“101” 序列检测器序列检测器在数据通讯，雷达和遥测等领域中用与检测步识别标志。它是一种用来检测一组或多组序列信号的电路。例如检测器收到一组串行码｛1110010｝后，输出标志1，否则，输出0。二、“10101” 序列检测器三、序列检测器设计的思路步骤
