testbench常用语法总结
1.testbench总体代码结构`timescale 1ns/1ps //时间精度`define clk_perilod 20 //时钟周期可变module test_file_tb;//==================<端口>==================================================reg clk ; //时钟，50Mhzreg
