实验六 序列信号检测器的VHDL设计
一、实验目的（1）进一步熟悉Quartus II软件和GW48-PK2S实验系统的使用方法；（2）用状态机实现序列检测器的设计，了解一般状态机的设计与应用二、实验内容1. 基本命题利用Quartus II实现一个8位的序列检测器设计；给出仿真波形。最后进行引脚锁定并进行测试，硬件验证设计电路对给定序列的检测功能。2. 扩展命题在上述设计基础上，通过修改设计，实现以最简便...
