怕孤单帽子

文章
3
资源
0
加入时间
3年0月10天

FPGA基础之异步复位和同步释放电路的详细解释

如图第一个方框内是异步复位和同步释放电路。有两个D触发器构成。第一级D触发器的输入时VCC,第二级触发器输出是可以异步复位,同步释放后的复位信号。电路目的:方式复位信号撤除时产生亚稳态事件。所谓异步复位和同步释放,是指复位信号是异步有效的,即复位的发生与clk无关。后半句“同步释放”是指复位信号的撤除(释放)则与clk相关,即同步的。下面说明一下如何实现异步复位和同步释放的。异步复