UVM Hello World Tutorialdut：top：my_test：sequencer：driver仿真结果
dut：// dut连接testbench的接口interface dut_if; // 在dut中定义dut接口 logic clock, reset; logic cmd; // 接口的变量,即transaction传输的变量 logic [7:0] addr; logic [7:0] data;endinterface`include "uvm_macros.svh"// dut// 时钟切换就会简单地打印一条消息module dut
