verilog编程题-取对数1. 题目2. 代码3. 仿真4. 小结
目录1. 题目2. 代码2.1 DUT2.2 TB3. 仿真4. 小结1. 题目写一个组合逻辑代码，可以直接输出以2为底的对数值，向上取整。2. 代码这个代码主要是用来熟悉for循环的使用，取以2为底的对数，通过右移实现。2.1 DUTmodule log( input wire [31:0] in, //input wire clk, //input wire rst_n, output wire [7:0] out );// 方案一function integer clogb
