【温故而知新】【2】时钟分频-奇数50%占空比
【温故而知新】【2】时钟分频-奇数50%占空比昨天写了个时钟分频的Verilog代码，今天继续写，只不过这次写的是：奇数分频，50%占空比 实现方法很简单：计数器，时钟正边沿计数上升沿触发的时钟分频下降沿触发的时钟分频合并上述两种时钟分频信号Verilog代码如下，依然是参数化的设计：这里写代码片//============================================
