清爽鞋垫

文章
5
资源
0
加入时间
2年10月21天

计算机组成原理中译码器,计算机组成原理课程设计-指令系统及七段译码器设计.doc...

东北大学秦皇岛分校计算机组成原理课程设计专业名称班级学号学生姓名指导教师设计时间课程设计任务书专业:: 学生姓名:设计题目:指令系统及七段译码器设计一、设计实验条件硬件:PC机::VHDL二、设计任务及要求:19指令;4位BCD码加法器要求:结构:单总线,数据总线、;:内存容量K*8bit控制器:用硬连线控制器实现操作控制信号:单累加器,实现加、减操作:——输入:用开关输入二进制量——输出:数码...

一周掌握FPGA Verilog HDL语法 day 6

今天给大侠带来的是一周掌握FPGA Verilog HDL 语法,今天开启第六天。上一篇提到了编译预处理(宏定义 `define、“文件包含”处理`include、时间尺度 `timescale、条件编译命令`ifdef、`else、`endif),经过五天的Verilog HDL基础语法的学习,基本语法差不多都在这里了,最后两天推出思考题(附参考答案),大侠可以自行思考,检测一下自己这一周的...