assign和always组合逻辑块，孰优孰劣？
不知大家有没有和我同样的感受，遇到这样的assign表达式（从两个值中选一个）时：wire pause_count;reg [4:0] count31;wire [4:0] count31_nxt;assign count31_nxt = (count31 = 'd31) ? 'd0 : (count31 + 1);就会觉得一目了然，意义明确，一行语句把问题描述的明明白白。但...
