Verilog 序列信号发生器的三种设计思路前言一、由移位寄存器构成二、由移位寄存器和组合逻辑电路构成三、由计数器构成
在数字电路中， 序列信号是指在同步脉冲作用下循环地产生一串周期性的二进制信号.能产生这种信号的逻辑器件就称为序列信号发生器.根据结构不同,它可分为反馈移位型和计数型两种。移位型序列信号发生器是由移位寄存器和组合电路两部分构成，组合电路的输出，作为移位寄存器的串行输入。 计数型序列信号发生器能产生多组序列信号,这是移位型发生器所没有的功能.计数型序列信号发生器是由计数器和组合电路构成的。 本实验的目的就是设计一个序列信号发生器。设计产生序列11100100、11100100、···的计数型序列
