VHDL程序设计——移位相加型乘法器
--移位相加型乘法器的VHDL表述LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;USE IEEE.STD_LOGIC_ARITH.ALL; ENTITY MULT4B is GENERIC (S: INTEGER := 4); --使用GENERIC语句，将常量S定义为整数4PORT( R : OUT STD_LOGIC_VECTOR(2*S DOWNTO 1); --8位的R
