《数字逻辑设计与计算机组成》一2.6 电路时序图
2.6 电路时序图在讨论电路时序图之前，我们首先从非门电路时序图开始。每一个逻辑门都有一定的延时。这个延时是由于逻辑门输出从0到1或者反过来一个或多个输入变化需要时间。图2-18展示了非门0.1ns延迟的时序。如图2-18a所示，当输入x从0变为1时，输出z在0.1ns中从1变为0。类似地，当x从1变为0时，在0.1ns中从0变为1。在图2-18a中，...
