Verilog——74HC194多功能双向移位寄存器设计思路代码实现仿真结果
Verilog——74HC194多功能双向移位寄存器设计思路代码实现设计模块测试模块仿真结果设计思路根据74HC194的功能表进行行为级建模，如下图：代码实现设计模块//filename:74HC194.vmodule _74HC194(input CR,CP,DSR,DSL,input [1:0] S,input [3:0] D,output reg [3:0] Q);/*端口说明：输入：CR为异步置零端，CP为时钟信号，DSR为右移串行数据输入端，DSL为左移串行数据输入端，
