双时钟先入先出队列DC_FIFO的时钟基本思路
数据实现时钟时钟区域穿越，也就是从一个时钟区域传递到另外一个时钟区域，要使用寄存器穿越（暂且用穿越，我词穷了~），必须注意两点：1，每次变化只有一位，这样是为了尽量减少另外一个时钟采样误差；2，要打两个以上拍子，这样防止到了目标时钟域后产生亚稳态（就是寄存器被不同的区域所采样得到的结果不一致）。以上两个条件中打两个拍子不是问题，主要是问题是传递寄存器一次只变化一位的规定（大家都遵守的最小出错率约定，尤其是在芯片设计中）。因为我们要传递的寄存器位数无法预知，内容更无法预知。在FPGA可以实现一种双
