D触发器实现JK触发器 实现电路代码module top_module ( input clk, input j, input k, output reg Q); always @(posedge clk)begin Q <= (j&(~Q))|(~k&Q); endendmodule综合电路 Verilog刷题 2023-05-14 46 点赞 0 评论 69 浏览