XILINX Ultrascale+ FPGA学习（3）——多通道 高速12-bit ADC LVDS信号解串LVDS信号解串思路结果代码
LVDS信号LVDS信号广泛的应用在高速传输中，下图是一个12位的ADC的输出LVDS信号，其中包括帧信号，数据时钟还有数据信号。1个ADC输出两个通道或者4个通道的数据。 这里以2位为例子，帧信号的高位为奇通道，低位为偶通道解串思路高速信号一般使用HP引脚，解串思路大概为：ISERDESE3原语与ISERDESE2原语不一样，不再支持级联和bitship。我这里使用寄存器将数据重新整合位12bit，欢迎大佬提更好的办法~。结果代码module Decode_LVDS #(
