3段状态机设计序列检测器
用3段状态机设计，请给出序列检测码“10110”的检测状态图和verilog code2.代码实现/*----------------------------------------------Filename: sequential_detector.vFunction: 检测输入数据中的存在的10110序列Date: 2021-7-25 ----------------------------------------------*/module sequential_detect
