风趣大门

文章
6
资源
0
加入时间
2年10月21天
Verilog中的generate语句

Verilog中的generate语句

generate //generate 语句开始genvar gv_i; // 通过genvar关键字声明一个循环变量 for(gv_i = 0;gv_i < FIL_WIDTH;gv_i = gv_i + 1) //循环条件 begin:databuf // for语句后必须有begin和end，且begin后接一个名字 alway...
FPGA 2024-01-25
js实现双十二倒计时

js实现双十二倒计时

html==================================<!DOCTYPE html><html lang="en"><head><meta charset="UTF-8"><meta http-equiv="X-UA-Compatible" content="IE=edge&quo
JavaScript 2024-01-08

他的专栏

网站优化（0）
Mysql（1）
JavaScript（2）
Flutter（1）
FPGA（1）
学习笔记（1）

他的归档

2024年01月（2）

热门文章

1
vue-ajax小封装实例
2
MySQL中按时间获取慢日志信息的方法
3
解决Android Studio或VSCode中连接不到第三方模拟器
4
js实现双十二倒计时
5
Verilog中的generate语句
6
18 个杀手级 JavaScript 单行代码