概述
generate //generate 语句开始
genvar gv_i; // 通过genvar关键字声明一个循环变量
for(gv_i = 0;gv_i < FIL_WIDTH;gv_i = gv_i + 1) //循环条件
begin:databuf
// for语句后必须有begin和end，且begin后接一个名字
always@(posedge clk or negedge rst_n) // 触发条件
begin //执行内容
if(!rst_n)
data_buf[gv_i] <= 0 ;
else
data_buf[gv_i] <= (!gv_i) ? dataI : data_buf[gv_i - 1];
end
end
endgenerate //generate 语句结束
最后
以上就是风趣大门为你收集整理的Verilog中的generate语句的全部内容，希望文章能够帮你解决Verilog中的generate语句所遇到的程序开发问题。
如果觉得靠谱客网站的内容还不错，欢迎将靠谱客网站推荐给程序员好友。
本图文内容来源于网友提供，作为学习参考使用，或来自网络收集整理，版权属于原作者所有。
发表评论 取消回复