静态时序分析概述 静态时序分析是检查IC系统时序是否满足要求的主要手段。以往时序的验证依赖于仿真，采用仿真的方法，覆盖率跟所施加的激励有关，有些时序违例会被忽略。此外，仿真方法效率非常的低，会大大延长产品的开发周期。静态时序分析工具很好地解决了这两个问题。它不需要激励向量，可以报出芯片中所有的时序违例，并且速度很快。 通过静态时序分析，可以检查设计中的关键路径分布；检查电路中的路径延时是否会导致setup 数字IC系统设计 2023-05-25 54 点赞 0 评论 81 浏览
