数字电路与逻辑设计——模型机时序部件的实现一、实验目的二、实验内容三、实验方法四、实验过程五、实验结论
实验四 模型机时序部件的实现一、实验目的二、实验内容三、实验方法（一）实验方法（二）实验步骤四、实验过程A. SMB. 指令计数器PCC. 通用寄存器组D. RAM五、实验结论一、实验目的熟悉计数器、寄存器和 RAM 的工作原理。了解模型机中 SM 的作用。学会使用 VHDL 语言设计时序电二、实验内容用 VHDL 语言设计 SM；用 VHDL 语言设计一个 8 位的指令计数器 PC；用 VHDL 语言设计 3 个 8 位寄存器组成的寄存器组，实现读写操作；用 LPM_RAM_IO
