潇洒蜡烛

文章
5
资源
0
加入时间
3年0月9天

FPGA时序约束分享02_时钟约束(实用分享)

时钟约束分三种情况:输入时钟、PLL等衍生时钟以及自己分频的时钟。而其中输入时钟又可再分三种,第一种是输入管脚是CLK的,第二种是差分时钟,最后一种是GT或恢复的一个时钟。下面分别展开描述。