verilog之时序逻辑电路（附代码）前言1.触发器2.锁存器和寄存器3.移位寄存器4.分频器5.计数器6.其他时序逻辑电路
前言刚学前端设计的时候，听到的就是组合逻辑、时序逻辑，很重要！但是究竟有什么用？到底怎么体现，没有多少老师可以明确指出来，当自己看的东西多了，就可以理解了，甚至可以得出自己的范式。到目前为止，要想掌握组合逻辑，就请先掌握本文列出的计数器、触发器、锁存器、寄存器分频器等简单的组合逻辑电路。1.触发器包括RS触发器、JK触发器、D触发器、T触发器。2.锁存器和寄存器锁存器的功能同触发器类似，但也有本质区别：触发器是在有效时钟沿到来时才发生作用，而锁存器是电平敏感的，只要时钟信号有效，锁存器就会起作用
