杭电数字电路课程设计-实验八-基本RS触发器设计实验
基本RS触发器设计实验目的实验要求实验原理程序代码测试用例仿真波形图电路管脚图引脚配置文件实验目的学习基本RS触发器的原理与设计方法；掌握灵活运用Verilog HDL语言进行各种描述与建模的技巧和方法。实验要求使用合适的或者你喜欢的描述方式来实现基本RS触发器；当RS=11时，选择输出00或11中的一种输出组合。课前任务：在Xilinx ISE上完成创建工程、编辑程序源代码、编程、综合、仿真、验证，确保逻辑正确性。实验室任务：配置管脚，将输入R和S连接到2个开关上，将输出Q和Q#连接到
