秀丽红酒

文章
5
资源
0
加入时间
2年10月17天
python 20秒画完小猪佩奇“社会人”

python 20秒画完小猪佩奇“社会人”

转自：恋习Python（微信号：sldata2017） 感觉这个特别有意思，哈哈哈观察这个图像可以发现，小猪佩奇在构图基本是各种曲线，类抛物线、类圆、类椭圆、类二次贝塞尔曲线。这里说的都是“类”，这也正是小猪佩奇的构图精髓，一种手绘风格，而不是标准刻板的线条。在前端技术选型上，画图首先想到的是svg、canvas，但它们本身就擅长画图，而且网上都有在线编辑svg的工具，这就没意思了，我...
python 2023-09-17
如何画系统架构图一、 什么是架构图二、架构图的作用三、架构图分类四、好的架构图五、C4模型

如何画系统架构图一、 什么是架构图二、架构图的作用三、架构图分类四、好的架构图五、C4模型

本文系转载，感谢原作者的无私分享：作者：动力节点链接：https://www.zhihu.com/question/27440059/answer/780182558来源：知乎一、 什么是架构图系统架构图是为了抽象的表示软件系统的整体轮廓和各个组件之间的相互关系和约束边界，以及软件系统的物理部署和软件系统的演进方向的整体视图。二、架构图的作用一图胜千言。要让干系人理解、遵循架构决策，...
项目设计&管理 2023-07-10
Verilog 之《设计与验证VerilogHDL》- RTL级建模本文仅为个人记录 做理解之用.

Verilog 之《设计与验证VerilogHDL》- RTL级建模本文仅为个人记录 做理解之用.

1. 阻塞赋值 \ 非阻塞赋值 \ 连续赋值对于时序逻辑,即always 模块的敏感列表为沿敏感信号 (时钟或者复位的上下沿),统一使用非阻塞赋值 “<=”对于always模块的敏感列表为电平信号的组合逻辑,统一使用阻塞赋值 “=”对于assign关键字描述的组合逻辑 (通常为连续赋值语句) ,统一使用 “=” ,变量定义为 wire 型变量注：在后两项中使用 “=” 主要原因在于避免产生组合逻辑环, 其会导致在时序路径无法被工具分析从而使不同批次器件逻辑功能发生一定概率的错误2.
FPGA-ZYNQ 2023-05-30

他的专栏

Mysql（0）
PHP编程（0）
JavaScript（0）
python编程（0）
Photoshop教程（1）
双 JK 触发器 74LS112 逻辑功能。真值表（1）
FPGA-ZYNQ（1）
项目设计&管理（1）
python（1）

他的归档

2023年09月（1）
2023年07月（1）
2023年05月（2）
2022年04月（1）

热门文章

1
Photoshop 偏暗的婚片加上浓郁的绿色
2
双 JK 触发器 74LS112 逻辑功能。真值表_数电实验 | 时序逻辑电路
3
Verilog 之《设计与验证VerilogHDL》- RTL级建模本文仅为个人记录 做理解之用.
4
如何画系统架构图一、 什么是架构图二、架构图的作用三、架构图分类四、好的架构图五、C4模型
5
python 20秒画完小猪佩奇“社会人”