ASIC作业(1):任务1与任务2
实验1：设计代码【design code】：module MUX_8_to_1( input [1:0] d0,d1,d2,d3,d4,d5,d6,d7, input [2:0] select, output reg[1:0] d_out );always@(*) // * 代表所有信号begin case(select) //利用...
