Verilog数字系统设计（夏宇闻）- 绪论笔记C与HDL
Verilog数字系统设计（夏宇闻）- 绪论笔记C与HDLC配合Verilog HDL设计算法的硬件电路时考虑到三个问题：为什么选择C语言与Verilog HDL配合使用？C语言与Verilog HDL的使用有何限制？如何利用C语言来加速硬件的设计和故障检测？Verilog和VHDL：Verilog HDL与VHDL的建模能力比较：行为描述/结构描述CPLD/FPGA在数字信号处理的领域内有相当大的一部分工作是事后处理的，即利用通用的计算机系统来处理此类问题。还有一类数字信号处理必须在规定时间内
