FPGA时序分析与约束(2)——与门电路代码对应电路图的时序分析
FPGA时序分析与约束(2)——与门电路代码对应电路模型的时序分本文中时序分析使用的平台: quartusⅡ13.0芯片厂家:InterQuartesⅡ时序分析中常见的时间参数:Tclk1:时钟从时钟源端口出发到达源寄存器时钟端口的延迟Tclk2:时钟从时钟端口出发到达目的寄存器时钟端口的延迟Tco:时钟上升沿到达寄存器到数据从D端输出到Q端的延迟Tdata:数据从源寄存器Q端到目的寄存器D端的延迟Tclk:时钟周期Tsu:建立时间,时钟上升沿到达寄存器前,数据必须提前n纳秒稳定下来,这个