Verilog – 序列发生器的设计产生序列信号11010111至少需要几级触发器？思路1 - 状态机实现最容易想到的就是采用状态机，每个状态输出序列中的一位，发送完一组序列后回到开始状态继续循环。需要注意的是状态变量的位宽，由于题目要求采用最少的触发器，因此至少需要log2(序列长度)个状态，对于本题也就是3个触发器，输出逻辑可以采用always(*)纯组合逻辑实现。思路2 - 移位寄存器实现序列的问题很多都可以用移位寄存器解决，只是移位寄存器方案可能会消耗较多的寄存器资源。对于本题，如果
数字IC设计
2023-06-02
48 点赞
0 评论
72 浏览
