无私铅笔

文章
8
资源
0
加入时间
3年1月13天
verilog 交通灯实验(使用状态机)

verilog 交通灯实验(使用状态机)

一、实验要求包含一个counter与一个state转换模块当reset为1时，则count为0，state=S0当reset为0时，则开始数数，state切到绿灯每过clk一周期则counter+1绿灯时，当过25周期，则切到黄灯黄灯时，当过2周期，则切到红灯红灯时，每过15周期，则切到绿灯以此循环。二、状态机三、程序实现1、RTL代码module traffic_light_ctl( clk, reset, state ); inp
# 数字IC前端设计基础 2023-06-02

他的专栏

Linux服务器（0）
Access（0）
PHP编程（1）
mysql（1）
# 数字IC前端设计基础（1）
leetcode刷题总结（1）
MPSOC（1）
Kafka（1）
【数据结构】-并查集（1）
移动开发（1）

他的归档

2023年06月（2）

热门文章

1
微信支付扫码支付php版
2
整理归纳五大常见的MySQL高可用方案
3
verilog 交通灯实验(使用状态机)
4
python-Counter()函数、lambda函数
5
【ZYNQ Ultrascale+ MPSOC FPGA教程】第二十二章 PS端I2C的使用
6
【kafka】高吞吐源码分析-顺序写入与刷盘机制系列前言一、日志写入二、刷盘分析最后
7
POJ2912 I - Rochambeau（枚举+带权并查集）
8
Intent详细记录Intent详细记录