时序约束的基础概念 时序约束和时序分析，在FPGA设计当中，是相当重要的基本功。但是市面上的教材、资料都相当的枯燥，不易理解。于是，笔者尝试用通俗易懂的文字来解释这部分的内容。1、什么是时序？时序是指时间的先后顺序。在绝大多数的数字电路当中，都是依靠时钟来驱动各种电路工作的。时钟就像个领导一样，告诉各种电路，在什么时刻做什么事情。做的事情也是有先后顺序的，如果你不按常规出牌的话，就会出错，然后被领导骂了。 FPGA 2023-05-25 61 点赞 0 评论 92 浏览
