1. 首页
  2. 文章中心
  3. # FPGA基础学习篇

FPGA-在ISE中错误总结（更新中）

72 阅读 0 评论
我是靠谱客的博主 壮观音响，这篇文章主要介绍FPGA-在ISE中错误总结（更新中），现在分享给大家，希望可以做个参考。

1.procedural assignment to a non-register DATA_BUS is not permitted

      这种报错一般是在always语句中使用了非reg变量，在always语句中所有信号必须是reg变量，低级错误，（语法不熟悉）

2

出现的错误如下：

 ERROR:Xst:880 - "mst_pulse_calculation.v" line 124: Cannot mix blocking and non blocking assignments on signal <Res_in_div>.
ERROR:Xst:880 - "mst_pulse_calculation.v" line 125: Cannot mix blocking and non blocking assignments on signal <DiffCnt_in_div>.

 

看英文的意思是不能对信号同时进行阻塞和非阻塞赋值。

最后

以上就是壮观音响最近收集整理的关于FPGA-在ISE中错误总结（更新中）的全部内容，更多相关FPGA-在ISE中错误总结（更新中）内容请搜索靠谱客的其他文章。

本图文内容来源于网友提供，作为学习参考使用，或来自网络收集整理，版权属于原作者所有。
点赞(48)

相关文章

ModelSim错误：syntax error, unexpected “IDENTIFIER“, expecting “.*“ or ‘.‘
ModelSim错误：syntax error, unexpected “IDENTIFIER“, expecting “.*“ or ‘.‘
ISE verilog 综合错误提示：ERROR:Xst:880 -
ISE verilog 综合错误提示：ERROR:Xst:880 - "Johnson_source.v" line 45: Cannot mix blocking and non blocking
ISE10.1中复数乘法器IP核使用ModelSim仿真时出现“Module 'CMPY_V2_1' is not defined.”错误的解决方法
ISE10.1中复数乘法器IP核使用ModelSim仿真时出现“Module 'CMPY_V2_1' is not defined.”错误的解决方法
non_blocking参数的设置。
non_blocking参数的设置。
FPGA-在ISE中错误总结（更新中）
FPGA-在ISE中错误总结（更新中）
Verilog HDL 学习笔记2-blocking and non-blocking assignment
Verilog HDL 学习笔记2-blocking and non-blocking assignment
Java - Remove “Variable”, keep assignments with side effects
Java - Remove “Variable”, keep assignments with side effects
FPGA验证技术简介
FPGA验证技术简介

评论列表共有 0 条评论

立即
投稿
返回
顶部