DDR SDRAM随路时钟

66 阅读 0 评论 44 点赞

我是靠谱客的博主斯文黄豆，最近开发中收集的这篇文章主要介绍DDR SDRAM随路时钟，觉得挺不错的，现在分享给大家，希望可以做个参考。

概述

DDR SDRAM和SDR SDRAM的主要区别为（1）时钟的差分对线（2）电平标准为SSTL_25，（3）增加了随路时钟DQS。

DQS的增加主要因为DDR速度的提高，使得时钟信号和数据信号的对齐越来越难。在sdram中，clk和DQ是中心线对齐原则，在速度提高之后，这种对齐因为各种原因（PCB线的延时，电磁兼容）越来越难做到，因此加了一路随路时钟DQS，DQS在走线时和DQ遇到的环境是一样的，因此系统可以根据DQ的边沿来知道如何对齐。

在CPU从SDRAM中读数据时，数据的方向是从SDRAM到CPU，SDRAM作为驱动器，将DQS与DQ边沿对齐，

在CPU向SDRAM中写数据时，数据的方向是从CPU到SDRAM，CPU作为驱动器，将DQS与DQ中心线对齐.

DDR2在DDR的基础上增加了ODT，电平标准变成了SSTL_18。

ODT的解释，内部的匹配电阻，没有这个的话，出于阻抗匹配的考虑，需要在终端并联上匹配电阻，现在这些直接做到芯片内部去了，就叫ODT，在FPGA中叫做OCT。