概述
前言：
2022年3月在芯动科技官网投的FPGA岗，当天就过了简历筛选，拿了笔试机会。芯动的题目中规中矩，比较偏向于基础概念题。10道单选题，5道多选题，5道简答题。
目录
- 前言：
- 单选题（只记得4道）
- 多选题（只记得4道）（第五道题，是关于降低时钟频率的）
- 问答题（只记得4道）
单选题（只记得4道）
1、综合是EDA设计流程的关键步骤，在下面对综合的描述中，（）是错误的。答案：D
A、综合就是把抽象设计层次中的一种表示转化成另一种表示的过程。
B 、综合就是将电路的高级语言转化成低级的，可与FPGA/CPLD的基本结构相映射的网表文件。
C、为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综合约束。
D、综合可理解为，将软件描述与给定的硬件结构用电路网表文件表示的映射过程，并且这种映射关系是唯一的（即综合结果是唯一的)。
2、关于异步设计的危害，下面说法错误的是 ()。答案：D
A、信号的时延随着每次布局布线的不同而不同，随着PVT的改变而改变，因此可靠性很差，而且不容易移植。
最后
以上就是开心蜗牛为你收集整理的2022春招——芯动科技FPGA开发岗笔试题（原题以及心得）前言：单选题（只记得4道）的全部内容，希望文章能够帮你解决2022春招——芯动科技FPGA开发岗笔试题（原题以及心得）前言：单选题（只记得4道）所遇到的程序开发问题。
如果觉得靠谱客网站的内容还不错，欢迎将靠谱客网站推荐给程序员好友。
本图文内容来源于网友提供，作为学习参考使用，或来自网络收集整理，版权属于原作者所有。
发表评论 取消回复