1.基础概念

先看一下小度的解释。“上拉就是将不确定的信号通过一个电阻钳位在高电平，电阻同时起限流作用。下拉同理，也是将不确定的信号通过一个电阻钳位在低电平”。这个解释听着简简单单的，不过也确实是上下拉电阻最基本的作用了。

在实际的电路设计中，因应用场合的不同，上下拉电阻呈现出不同的状态。

2.基础应用

上下拉电阻在数字电路中使用，为了好理解一点，可把上下拉电阻大致分为两种应用场景：1.用于输入信号；2.用于输出信号；

（1）上下拉电阻用于输入信号

数字电路中，对于信号输入需要有较为明确的信号，或高，或低。MCU引脚悬空状态，受到其它噪声干扰时，极易出现不可预估的电平信号，这些不可控的电平信号，显然不是我们需要的。此时加上上下拉电阻就可以避免了这种状况，能够将信号箝位至某个我们需要的电平；

如图，复位电路，电平低有效。我们当然是希望MCU上电时复位是处于无效状态的，所以使用上拉电阻，当key断开时是把输入电平拉高。当我们需要复位时，才可通过闭合key把电平拉低来进行复位操作。

同理，下拉是把输入控制在低电平。如图，EN高电平有效，在key1断开时，EN信号线一直是低电平。在key1闭合时电平才拉高，起到了控制使能的作用；（注意信号输入线的电流大小，判断是否加限流电阻）

目前很多MCU内部都已经集成了上下拉电阻，根据自己的需求，通过相应的寄存器配置，就可以使用了；

图为NXP S32K1xx系列参考手册内容。一般MCU的上下拉只有在IO设置输入模式时有效，MCU内部大都使用的弱上下拉。

如图R1为上拉电阻，R2为下拉电阻。可通过配置S1和S2来设置模式（上拉，下拉，浮空）；

有弱上下拉，就有强上下拉。

最直接点的解释：强上下拉指的是上下拉的电阻较小，通过电流较大，从而驱动能力较强；弱上下拉指的是上下拉的电阻较大，通过电流较小，从而驱动能力较弱；

当MCU无内部上下拉或内部上下拉无法满足你的需求时，你可以在外部设计上下拉电阻；

如图这几个电阻可以单独设计，也可以互相搭配，计算就是简单的欧姆定理，最终目的是得到你想要的结果就行了；

（2）上下拉电阻用于输出信号

对于输出来讲，上拉电阻常用在开漏（OD）或开集(OC)结构引脚上。什么是开漏（OD）和开集(OC)呢？可简单理解“漏”是指 MOSFET的漏极，“集”就是指三极管的集电极。即OC结构存在于三极管，而OD结构存在于场效管，它们的原理是基本一致的；

OC,OD输出结构如下图所示；

 我们以OC结构为例，当内部输出"H"时Q1饱和导通，将对应输出IO引脚拉为低电平“L”,即IO口输出低电平；

当内部输出"L"时,Q1截止，此时IO引脚悬空，IO引脚无法输出高电平，没有驱动能力。因此使用时需外接一个上拉电阻R1到电源VCC，OC门依靠上拉电阻以输出高电平，驱动电流由VCC提供。同理OD结构也是如此。其结构如下图：

在说一说单片机常用的推挽输出。

如图红框部分可通过软件选择开漏或推挽输出，当两个MOS都激活时就是典型的推挽输出模式。推挽输出的特点：1.可以输出高低电平，高低电平幅度由Vdd和Vss决定；2.有比较强的驱动能力(输入或输出电流能力)；

"愿你出走半生，归来仍是少年。"

最后

以上就是爱撒娇未来最近收集整理的关于单片机外围电路：电阻（2）之上下拉电阻1.基础概念2.基础应用的全部内容，更多相关单片机外围电路：电阻（2）之上下拉电阻1内容请搜索靠谱客的其他文章。