设计具有一下输入和输出的1-12计数器：
Reset同高电平有效复位，强制计数器为1
Enable高电平计数器运行
Clk正边沿触发时钟输入
Q[3:0]计数器输出
c_enable，c_load，c_d[3:0]分别控制count4的使能、负载和d输入的信号
module top_module (
input clk,
input reset,
input enable,
output [3:0] Q,
output c_enable,
output c_load,
output [3:0] c_d
); //
wire load;
assign c_load = load;
assign c_enable = enable;
assign c_d = 1;
always@(*)begin
if(Q==12&enable)begin
load = 1;
end
else begin
load = reset;
end
end
count4 the_counter (clk, c_enable, load, c_d ,Q/*, ... */ );
endmodule
主要问题在于不清楚给的count4具体接口功能，有空来看看？
最后
以上就是背后月光最近收集整理的关于HDLBits—Exams/ece241 2014 q7a的全部内容，更多相关HDLBits—Exams/ece241内容请搜索靠谱客的其他文章。
本图文内容来源于网友提供，作为学习参考使用，或来自网络收集整理，版权属于原作者所有。
发表评论 取消回复