概述
第1关：基本SR锁存器的设计
任务描述
本关任务：在Logisim中，构建由两个或非门构成的基本SR锁存器。
第2关：门控SR锁存器的设计
任务描述
本关任务：在Logisim中，在基本锁存器的基础上构建门控SR锁存器。
第3关：与非门构成的门控SR锁存器的设计
任务描述
本关任务：在Logisim中，用四个与非门构建门控SR锁存器。
第4关：门控D锁存器的设计
任务描述
本关任务：在Logisim中，用四个与非门构建门控D锁存器。
第5关：主从D触发器的设计
任务描述
本关任务：在Logisim中，用两个D锁存器级联构建主从式D触发器，要求下降沿触发。
第6关：T触发器的设计
任务描述
本关任务：在Logisim中，在D触发器的基础上构建T触发器，要求时钟上升沿触发
第7关：JK触发器的设计
任务描述
本关任务：在Logisim中，在D触发器的基础上构建JK触发器，要求时钟上升沿触发。
最后
以上就是孤独彩虹为你收集整理的educoder数字逻辑实训：锁存器和触发器设计（Logisim）的全部内容，希望文章能够帮你解决educoder数字逻辑实训：锁存器和触发器设计（Logisim）所遇到的程序开发问题。
如果觉得靠谱客网站的内容还不错，欢迎将靠谱客网站推荐给程序员好友。
本图文内容来源于网友提供，作为学习参考使用，或来自网络收集整理，版权属于原作者所有。
发表评论 取消回复