带锁存器的时序逻辑综合

81 阅读 0 评论 54 点赞

我是靠谱客的博主暴躁过客，最近开发中收集的这篇文章主要介绍带锁存器的时序逻辑综合，觉得挺不错的，现在分享给大家，希望可以做个参考。

????声明：
????未经作者允许，禁止转载
????推荐一个IC、FPGA新手入门的好网站：????快点击进入学习吧????

锁存器生成的方式有两种：有意的和无意的。无意综合出的锁存器只会浪费面积，所以知道什么时候该综合出锁存器就很有必要。

锁存器的无意综合

在这里插入图片描述
这样一个例程的综合后，是没有计数器的，y也不是一个存储器，因为这是一个组合逻辑，y可以直接输出。

现在再分析一个例子
在这里插入图片描述

在这里插入图片描述

所以所有用以实现组合逻辑的电平敏感行为电路的输入信号，都必须包含于事件控制表达式中，不然就是无意的生成锁存器。
未完整定义case和if语句也会产生预期外的锁存器。因为没有说明的情况下，输出就会需要寄存器来保持，这也意外的生成了寄存器。

有意综合出锁存器的时候，通常都是赋值有反馈的时候，或者就是为了暂存数据。

以上就是暴躁过客为你收集整理的带锁存器的时序逻辑综合的全部内容，希望文章能够帮你解决带锁存器的时序逻辑综合所遇到的程序开发问题。

如果觉得靠谱客网站的内容还不错，欢迎将靠谱客网站推荐给程序员好友。

本图文内容来源于网友提供，作为学习参考使用，或来自网络收集整理，版权属于原作者所有。