sr锁存器 数电_数电（5）：半导体存储电路

一、概述

1、存储概念

存储单元：只能存储一位数据的存储电路。

寄存器：用于存储一组数据的存储电路。由一组触发器组成。

存储器：用于存储大量数据的存储电路。

2、存储单元分类

(1)静态存储单元

由门电路连接而成，其中包括各种电路结构形式的锁存器和触发器。

只要不断电，其状态会一直保持下去。

(2)动态存储单元

利用电容的电荷存储效应来存储数据。

充放电需要时间，因而速度低于静态存储单元。

电荷随时间而泄露，因而必须定期“刷新”才能保证数据不丢失。

3、存储器分类

(1)随机存储器(Random Access Memory，RAM)

①静态随机存储器(Static Random Access Memory，SRAM)，用的是静态存储单元。

②动态随机存储器(Dynamic Random Access Memory，DRAM)，用的是动态存储单元。

(2)只读存储器(Read Only Memory，ROM)

不能写，只能读，掉电后数据不丢失。

①掩模ROM(Mask Read Only Memory)，数据在制作芯片时写入，之后无法更改。

②可编程ROM(Programmable Read Only Memory，PROM)，数据由用户写入，之后无法更改。

③可擦除的可编程ROM(Erasable Programmable Read Only Memory，EPROM)，数据由用户写入，用紫外线擦除重写。

④带电可擦可编程ROM(Electrically Erasable Programmable Read Only Memory，E2PROM)，数据由用户写入，用电信号擦除重写。

二、SR锁存器

SR锁存器(Set-Reset Latch)是静态存储单元中最基本、最简单的一种。

通常由两个或非门或者与非门组成。

不具备记忆功能。

(1)或非门 SR 锁存器

----------------------

RD：复位端，置0输入端。

SD：置位端，置1输入端

----------------------

1状态 0状态

Q ：输出端 1 0

Q‘：输出端 0 1

----------------------

Q为初态，Q*为次态，约束条件：SDRD= 0，不允许 SD = RD = 1 状态同时消失。

真值表怎么看：

① 两个输入端，1 看成有效，0看成无效。

② SD = 1，即置位端为 1 有效，则 Q* = 1。

③ RD = 1，即复位端为 1 有效，则 Q* = 0。

④ SD = RD = 0 时，即输入都无效，则 Q* = Q。

⑤ SD = RD = 1 时，即输入都有效，则 Q* = 0，且 Q' = Q。

(2)与非门 SR 锁存器

Q为初态，Q*为次态，约束条件：SD'RD'= 0，不允许 SD' = RD' = 0 状态同时消失。

真值表怎么看：

① 两个输入端，1 看成无效，0看成有效。

② SD = 0，即置位端为 0 有效，则 Q* = 1。

③ RD = 0，即复位端为 0 有效，则 Q* = 0。

④ SD = RD = 1 时，输入都无效，则 Q* = Q。

⑤ SD = RD = 0 时，输入都有效，则 Q* = 1，且 Q' = Q。

三、触发器

在锁存器的基础上加了一个触发信号输入端 CLK，触发信号有效时，锁存功能才有效，即该触发器才有效。

1、电平触发器

(1)电平触发的SR触发器

CLK = 1，触发器可以接受输入信号。

CLK = 0，触发器保存的是CLK回到0以前瞬间的状态。

(2)电平触发的D触发器

若D=1,则CLK变为高电平以后触发器被置成Q=1,CLK回到低电平以后触发器保持1状态不变。

若D=0,则CLK变为高电平以后触发器被置成Q =0,CLK回到低电平以后触发器保持0状态不变。

2、边沿触发器(2个D)

触发器的次态仅仅取决于CLK信号下降沿(或上升沿)到达时刻输入信号的状态。例如：两个电平触发 D 触发器组成的边沿触发器

触发器的次态仅取决于时钟信号的上升沿(正边沿)或下降沿(负边沿)时输入时的逻辑状态，之后信号变化对触发器输出的状态没有影响。

3、脉冲触发器(2个SR)

(1)主从SR触发器

(2)主从JK触发器

4、按逻辑功能分类

按照逻辑功能的不同特点，通常将时钟控制的触发器分为：SR触发器、JK触发器、T触发器、D触发器。

逻辑功能和触发方式是触发器的两个最重要的特性，触发器的触发方式和逻辑功能之间并未固定的对应关系。

同一种逻辑功能的触发器可以采用不同的触发方式；

同一种触发方式的触发器可以具有不同逻辑功能；

5、动态特性

(1)建立时间(Setup time)tsu：输入信号应当先于时钟信号CLK动作沿到来的时间。

(2)保持时间(Hold time)th：时钟信号CLK动作沿到来，输入信号仍然需要保持不变的时间。

(3)传输延迟时间(Propagation delay time)tpd：CLK动作沿到达开始，直到触发器输出的新状态稳定建立所需要的时间。

(4)最高时钟频率(Maximum clock frequency)fmax：触发器在连续、重复翻转的情况下，时钟信号可以达到的最高重复频率。

四、寄存器

寄存器由触发器组成，能够寄存一组 N 位的二值代码。

五、存储器——存储容量的扩展

1、位扩展方式

字数(地址)够用，而每个字的位数(数据位宽)不够，则应采用【位扩展】的连接方式。例如，8 片 1024*1 位的 RAM 连接成了 1024*8 位的 RAM ：

2、字扩展方式

每个字的位数(数据位宽)够用，而字数(地址)不够，则应采用【字扩展】的连接方式。例如，4片 256*8 位的 RAM 连接成了 1024*8 位的 RAM：

参考资料：阎石. 数字电子技术基础(第5版)[M]. 高等教育出版社, 2006.