HDL编程技巧——边沿有效和电平有效的转换HDL编程技巧——边沿有效和电平有效的转换

95 阅读 0 评论 63 点赞

我是靠谱客的博主动听野狼，最近开发中收集的这篇文章主要介绍HDL编程技巧——边沿有效和电平有效的转换HDL编程技巧——边沿有效和电平有效的转换，觉得挺不错的，现在分享给大家，希望可以做个参考。

HDL编程技巧——边沿有效和电平有效的转换

在FPGA系统设计中，针对于不同模块之间的连接，可能存在接口不匹配问题，例如信号的驱动方式不同，本文将介绍如何进行边沿有效和电平有效的驱动方式的转换。

边沿有效信号指上升沿或者下降沿驱动信号；

电平有效信号指高电平或低电平驱动信号；

二者区别：

边沿有效信号往往只在1个时钟周期内发生作用；而电平有效信号可以持续多个时钟周期发生作用。

两种驱动方式不同的信号接口不能够直接连接，需要经过转换。

边沿有效转换为电平有效

//输入信号 rx：下降沿有效
//转换成 rxfall：高电平有效，且有效时间只持续1个时钟周期

always @(posedge clk)   //检测线路的下降沿
begin
  rxbuf <= rx;
  rxfall <= rxbuf & (~rx);
end

电平有效转换为边沿有效

//可直接利用电平有效信号的边沿，无须进行转换
//特殊情况需要具体分析做出一些调整

转换的重点是利用中间变量，根据输入信号的变化特点，产生所需要的转换信号。

如果觉得靠谱客网站的内容还不错，欢迎将靠谱客网站推荐给程序员好友。

本图文内容来源于网友提供，作为学习参考使用，或来自网络收集整理，版权属于原作者所有。