学习笔记之锁存器与触发器
*新人第一次写博客，经验有待不足，敬请见谅。
锁存器
*锁存器（Latch）,顾名思义就是一种对脉冲电平敏感的存储单元电路；他们可以在特定的输入脉冲电平作用下改变状态。
触发器
*触发器（Filp-Flop)也叫双稳态门，是一种对脉冲边沿敏感的存储单元电路；其状态只在时钟脉冲的上升沿或下降沿的瞬间改变状态。
区别
- 锁存器跟他的所有输入信号有关的，输入信号变化，锁存器就变化，并且没有时钟端；触发器只受时钟的控制，当时钟触发时的采样输入，才会产生输出。
- 锁存器由电平触发，非同步控制；触发器时钟沿触发，同步控制。
- 锁存器容易产生毛刺现象，触发器不易产生毛刺现象。/因此在Verilog中的条件语句中，if语句中要尽可能的写完所有情况，case语句中最好要使用default/
- 在门电路搭建的方面来说，锁存器使用的门资源相对于触发器较少，因此在ASIC（专用集成电路）中锁存器使用的较多，而在PFGA中使用的是触发器。
- 在一般的设计规则中，避免用锁存器，能用触发器就用触发器，因为锁存器不能够过滤毛刺。
最后
以上就是害羞书本最近收集整理的关于锁存器与触发器学习笔记之锁存器与触发器的全部内容，更多相关锁存器与触发器学习笔记之锁存器与触发器内容请搜索靠谱客的其他文章。
本图文内容来源于网友提供，作为学习参考使用，或来自网络收集整理，版权属于原作者所有。
发表评论 取消回复