概述
多选题
31、添加断言(SVA)的作用主要包含以下哪些方面( )?
A. 增加覆盖率的检查,保证自己希望冲击的场景都被冲击到
B. 部分bug需要积累效应才会暴露,验证环境难以构造足够长时间的用例用冲击出来,通过断言可以有效解决
C. 复杂逻辑中添加assertion,增加微观检查,做补充验证,相当于验证的白盒检查
D. 关键节点添加assertion,帮助设计人员迅速找出代码出错点,提高问题定位的效率
正确答案:ABCD
新芯设计:
A:覆盖率的检查,分为很多种,包括了代码覆盖率和功能覆盖率,这里场景应该就是和功能息息相关
B:这里类似于手动灌数据
C D:很明显也是正确的
32、多bit信号跨时钟域同步常用的方式有( )?
A. DMUX B. 打三拍 C. 乒乓buffer D. 异步fifo
正确答案:BD
新芯设计:本题看着有点奇怪,信息给的不足
A:数据选择,没有什么用的吧
B:打三拍,虽然适用于单比特数据,但是格雷码多比特还是可以用的
C:这个乒乓操作主要是用于提高数据的吞吐率的
D:异步 FIFO 主要用于多比特信号的跨时钟域处理方式
33、Formality是由synopsys公司开发的一种形式验证(Formal verification)工具,用于两个design之间的等价性验证,它可以支持如下哪些等价性验证( )?
A. RTL级对RTL级 B. RTL级对门级网表 C. 门级网表对门级网表
正确答案:ABC
新芯设计:等价性验证的定义和功能
34、下列表达式中,哪些可以使用一个或多个二输入与非门器件实现?( )
A. A&B B. 常数1 C. ~A D. A+B
正确答案:ABCD
新芯设计:可以自己画图试试
35、DFT设计增加的电路一般包括( )?
A. SCAN B. JTAG C. BIST D. MBIST
正确答案:ACD
新芯设计:JTAG 是用于下载调试的
36、在STA分析中,下列选项中哪些属于时钟的时序特性( )?
A. 时钟频率 B. 时钟占空比
C. 时钟抖动 D. 时钟偏移
正确答案:ABCD
新芯设计:基础知识
37、不满足下列哪些时间要求,会产生时序问题( )?
A. hold时间 B. recovery时间 C. setup时间
正确答案:ABC
新芯设计:基础知识
38、verilog语法关于任务和函数,描述正确的有( )?
A. 任务可以调用函数(function) B. 函数可以调用任务
C. 函数可以调用函数 D. 任务(task)可以调用任务
正确答案:AD
新芯设计:
函数不可以调用函数和任务
任务则可以调用函数和任务
39、对于设计中所使用的的pipelin,说法正确的有( )?
A. 使用pipeline一定可以减少面积
B. 使用pipeline可能会导致面积增大
C. 使用pipeline会对时序有好处,STA更容易通过
D. 使用pipeline会导致数据延时增加,但如果工作频率不变,系统的吞吐量不会改变
正确答案:BC
新芯设计:
流水线设计会导致面积增大,这是面积换取速度的一个设计思想
速度提升了,说明时序会更好,才能够提高速度
40、下列说法不正确的是( )?
A. 设计异步FIFO时采用格雷码的原因主要是为了省功耗
B. 对单比特控制信号采用双寄存器法打拍就可以消除亚稳态
C. 异步处理需要考虑发送和接收时钟之间的频率关系
D. 尽量将异步逻辑和同步逻辑剥离开,分别在不同的模块中实现
正确答案:AB
新芯设计:
A:这是为了亚稳态
B:亚稳态无法消除,同时快达到慢是没有用的
最后
以上就是典雅砖头为你收集整理的数字 IC 设计、FPGA 设计秋招笔试题目、答案、解析(5)2021 华为海思(下)的全部内容,希望文章能够帮你解决数字 IC 设计、FPGA 设计秋招笔试题目、答案、解析(5)2021 华为海思(下)所遇到的程序开发问题。
如果觉得靠谱客网站的内容还不错,欢迎将靠谱客网站推荐给程序员好友。
发表评论 取消回复