概述
时钟分频原理简单。但需要注意几个细节。
- 计数器分频，是基于源时钟div2/4/8/16/32/64。如果基于分频器串联，那么需要定义很多分频时钟，提升sdc时钟定义的复杂性。
- 计数器分频，要注意所有div2/4/8/16/32/64，需要保证同相位。这样才能方便sdc，正确定义分频时钟和源时钟的相位关系。
- 遇到一些设计，采用门控EN，实现时钟分频。
- 这是FPGA设计经验，“在FPGA的设计中，分频时钟和源时钟的skew不容易控制，难以保证分频时钟和源时钟同相。故此推荐采用使用时钟使能的方法”。
- 在asic设计，个人推荐采用计数器分频方式，明确定义好各个时钟频率/相位关系。门控EN分频方式，容易混淆分频时钟和源时钟之间频率关系。
参考：
- http://forum.eepw.com.cn/thread/236499/1
- https://www.cnblogs.com/bixiaopengblog/p/7184080.html
最后
以上就是朴实小刺猬为你收集整理的时钟分频的几个细节理解的全部内容，希望文章能够帮你解决时钟分频的几个细节理解所遇到的程序开发问题。
如果觉得靠谱客网站的内容还不错，欢迎将靠谱客网站推荐给程序员好友。
本图文内容来源于网友提供，作为学习参考使用，或来自网络收集整理，版权属于原作者所有。
发表评论 取消回复